XAUI

10 Gigabit Attachment Unit Interface ( XAUI / ˈzaʊi / ZOW -ee ) ist ein Standard zur Erweiterung der XGMII-Schnittstelle (10 Gigabit Media Independent Interface) zwischen der MAC- und der PHY- Schicht von 10-Gigabit-Ethernet (10GbE) , wie in Abschnitt 47 des IEEE-802.3 -Standards definiert. Der Name setzt sich aus der römischen Ziffer X für zehn und den Initialen von „ Attachment Unit Interface “ zusammen .

Der XGMII-Extender, bestehend aus einer XGXS (XGMII Extender Sublayer) auf der MAC-Seite, einer XGXS auf der PHY-Seite und einer dazwischenliegenden XAUI, dient dazu, die Reichweite des XGMII zu vergrößern und die Anzahl der Schnittstellensignale zu reduzieren. Anwendungsbeispiele sind die Vergrößerung der möglichen physischen Trennung zwischen MAC- und PHY-Komponenten in einem 10-Gigabit-Ethernet-System, das auf einer Leiterplatte verteilt ist.

Der XGMII Extender weist folgende Eigenschaften auf:

• Einfache Signalzuordnung zum XGMII
• Unabhängige Sende- und Empfangsdatenwege
• Vier Spuren zur Übertragung der 32-Bit-XGMII-Daten und -Steuerung
• Differenzielle Signalgebung mit geringer Spannungsamplitude (1600 _mVss )
• Die selbstgetaktete Schnittstelle ermöglicht die Jitter -Kontrolle des PCS.
• Gemeinsame Technologie mit anderen 10-Gbit/s-Schnittstellen
• Gemeinsame Funktionalität mit anderen 10-Gbit/s-Ethernet-Blöcken
• Nutzung der 8b/10b-Kodierung

Nachfolgend eine Liste der wichtigsten Konzepte von XGXS und XAUI:

• Der optionale XGMII Extender kann zwischen der Reconciliation Sublayer und der PHY ( physikalische Schicht ) eingefügt werden, um die physikalische Reichweite des XGMII transparent zu erweitern und die Anzahl der Schnittstellenpins von 72 auf 16 zu reduzieren.
• Das XGMII-System ist in vier Lanes unterteilt, wobei jede Lane bei jeder Flanke des zugehörigen Taktsignals ein Datenoktett oder ein Steuerzeichen überträgt. Die XGXS-Quelle wandelt Bytes auf einer XGMII-Lane in einen selbstgetakteten, seriellen, 8b/10b-codierten Datenstrom um. Jede der vier XGMII-Lanes wird über eine der vier XAUI-Lanes übertragen.
• Der Quell-XGXS wandelt die Leerlaufsteuerzeichen (Interframe) von XGMII in eine 8-Bit/10-Bit-Codefolge um. Der Ziel-XGXS gewinnt Takt und Daten von jeder XAUI-Lane zurück und korrigiert die vier XAUI-Lanes zum Einzeltakt-XGMII-Signal.
• Das Ziel-XGXS fügt dem Interframe je nach Bedarf Daten hinzu oder entfernt sie, um die Taktratenunterschiede auszugleichen, bevor die Interframe-Codesequenz wieder in XGMII-Leerlaufsteuerzeichen umgewandelt wird.
• Der XGXS verwendet denselben Code und dieselben Codierungsregeln wie der in Abschnitt 48 der IEEE 802.3-Spezifikation spezifizierte 10GBASE-X PCS und PMA.
• Jede der 4 Sende- und Empfangsleitungen arbeitet mit einer Datenrate von 3,125 Gbit/s.
• In XAUI wurden Funktionen integriert, um die Probleme der Signalverzerrung zwischen den Fahrstreifen mithilfe einer Art automatischer Entzerrung zu beheben. Signale können am Senderende einer XAUI-Leitung eingespeist werden, ohne dass die Streckenführung der vier Fahrstreifen exakt übereinstimmen muss; die Signale werden am Empfänger automatisch entzerrt. ^{[ 1 ]}

Die Reduced Pin eXtended Attachment Unit Interface ( RXAUI ) ist eine proprietäre Modifikation von Marvell ^{[ 2 ]} und Dune Networks ^{[ 3 ]} (später von Broadcom übernommen ^{[ 4 ]} ), die die Portdichte durch Reduzierung der Pinanzahl der Schnittstelle erhöht. Die vier Lanes der Standard-XAUI mit 3,125 Gbit/s werden durch zwei Lanes mit 6,25 Gbit/s ersetzt. Somit können 16 Pins eines integrierten Schaltkreises (4 Sende- und 4 Empfangs-Differenzialpaare) entweder einen XAUI-Port oder zwei RXAUI-Ports bereitstellen.

Die Spezifikation definiert außerdem einen XAUI-zu-RXAUI-Adapter und stellt eine Implementierung als Verilog -RTL-Code bereit. ^{[ 2 ]} FPGA- Hersteller bieten ihre eigenen Implementierungen als IP-Blöcke an. ^{[ 5 ] [ 6 ]}

Die Implementierung von XAUI als optionaler XGMII-Extender ist primär als Chip-zu-Chip- Schnittstelle ( integrierter Schaltkreis zu integriertem Schaltkreis) mit Leiterbahnen auf einer Leiterplatte vorgesehen . Während die elektrische Reichweite des XGMII auf ca. 7 cm begrenzt ist, ermöglicht der XGMII-Extender Distanzen bis zu ca. 50 cm.

Der XGMII-Extender unterstützt die 10-Gbit/s -Datenrate des XGMII. Der 10-Gbit/s-MAC-Datenstrom wird im XGMII in vier Lanes aufgeteilt (durch die Reconciliation Sublayer für die Übertragung bzw. die PHY für den Empfang). Der Bytestrom jeder Lane wird mittels XGXS 8b/10b-codiert und über die XAUI mit einer nominalen Rate von 3,125 Gigabaud übertragen . Die XGXS am PHY-Ende des XGMII-Extenders (PHY XGXS) und die XGXS am RS-Ende (DTE XGXS) können mit unabhängigen Takten arbeiten.

Der XGMII-Extender ist für die Reconciliation Sublayer und das PHY-Bauelement transparent und arbeitet symmetrisch mit ähnlichen Funktionen auf den DTE -Sende- und Empfangsdatenpfaden. Der XGMII-Extender besteht logisch aus zwei XGXS-Einheiten, die jeweils über einen XAUI-Datenpfad miteinander verbunden sind. Eine XGXS-Einheit dient im DTE-Sendepfad als Quelle und im Empfangspfad als Ziel des XAUI-Datenpfads. Die andere XGXS-Einheit ist im Sendepfad das Ziel und im Empfangspfad die Quelle. Jeder XAUI-Datenpfad besteht aus vier seriellen Lanes. Alle Spezifikationen für den XGMII-Extender basieren auf der Annahme der Konvertierung von XGMII nach XAUI und zurück nach XGMII. Es können jedoch auch andere Verfahren eingesetzt werden, sofern der XGMII-Extender dadurch so funktioniert, als wären alle spezifizierten Konvertierungen durchgeführt worden. Ein Beispiel hierfür ist die Verwendung der optionalen XAUI mit dem 10GBASE-LX4 8b/10b PHY. Hierbei stellt die XGXS-Schnittstelle zur Reconciliation Sublayer die vom PHY benötigten PCS- und PMA-Funktionen bereit. In diesem Fall ist am PHY-Ende der XAUI keine XGXS-Schicht erforderlich. Dennoch können Maßnahmen zur Jitterkorrektur der XAUI notwendig sein, um die Jitter-Anforderungen des PHY zu erfüllen.

• Mittlere Anbaueinheit
• Kleiner Formfaktor, steckbar
• Gigabit-Schnittstellenkonverter
• Liste der Gerätebandbreiten

• Offizielle XAUI-Dokumentation der IEEE-Standards
• Vollständiger Text des 802.3-Standards
• Alteras 10-Gb-Ethernet-XAUI-Lösung
• Xilinx' 10-Gb-Ethernet-XAUI-Lösung
• Snowbush IP XAUI PHYs
• XAUI-Schnittstelle 10gea Whitepaper archiviert