Multi-Threshold-CMOS

Multi-Threshold-CMOS ( MTCMOS ) ist eine Variante der CMOS- Chiptechnologie , die Transistoren mit mehreren Schwellenspannungen (V _{_th} ) verwendet, um Verzögerung oder Leistungsaufnahme zu optimieren. Die V _{_th} eines MOSFET ist die Gate-Spannung, bei der sich an der Grenzfläche zwischen der Isolierschicht (Oxid) und dem Substrat (Body) des Transistors eine Inversionsschicht bildet. Transistoren mit niedriger V _{_th} schalten schneller und eignen sich daher für kritische Verzögerungspfade, um Taktperioden zu minimieren. Der Nachteil ist die deutlich höhere statische Leckstromdichte. Transistoren mit hoher V _{_th} werden auf nicht-kritischen Pfaden eingesetzt, um die statische Leckstromdichte zu reduzieren, ohne Verzögerungseinbußen in Kauf zu nehmen. Typische Transistoren mit hoher V _{_th} reduzieren die statische Leckstromdichte um den Faktor 10 im Vergleich zu Transistoren mit niedriger V _{_th}. ^{[ 1 ]}

Eine Methode zur Herstellung von Bauelementen mit mehreren Schwellenspannungen besteht darin, unterschiedliche Vorspannungen (Vb) an den Basis- oder Bulk-Anschluss der Transistoren anzulegen. Andere Methoden umfassen die Anpassung der Gate-Oxiddicke , der Dielektrizitätskonstante des Gate-Oxids (Materialart) oder der Dotierungskonzentration im Kanalbereich unterhalb des Gate-Oxids.

Eine gängige Methode zur Herstellung von Multi-Threshold-CMOS-Transistoren besteht darin, zusätzliche Photolithographie- und Ionenimplantationsschritte hinzuzufügen . ^{[ 2 ]} Bei einem gegebenen Herstellungsprozess wird die Schwellenspannung (V _{_th)} durch Ändern der Konzentration von Dotieratomen im Kanalbereich unterhalb des Gate-Oxids angepasst. Typischerweise wird die Konzentration mittels Ionenimplantation eingestellt . Beispielsweise werden alle Bauelemente außer den p-MOSFETs mittels Photolithographie mit Fotolack beschichtet. Anschließend erfolgt die Ionenimplantation, bei der Ionen des gewählten Dotierstofftyps das Gate-Oxid in Bereichen durchdringen, die nicht mit Fotolack beschichtet sind. Der Fotolack wird dann entfernt. Anschließend werden alle Bauelemente außer den n-MOSFETs erneut mittels Photolithographie beschichtet. Eine weitere Implantation erfolgt mit einem anderen Dotierstofftyp, wobei die Ionen das Gate-Oxid durchdringen. Der Fotolack wird erneut entfernt. Im weiteren Verlauf des Herstellungsprozesses werden die implantierten Ionen durch Tempern bei erhöhter Temperatur aktiviert.

Prinzipiell lassen sich beliebig viele Schwellenspannungstransistoren herstellen. Bei CMOS-Technologie mit zwei Schwellenspannungen ist für jeden p-MOSFET und n-MOSFET ein zusätzlicher Fotomaskierungs- und Implantationsschritt erforderlich. Für die Fertigung von CMOS-Technologie mit normaler, niedriger und hoher Schwellenspannung (V_th) _sind im Vergleich zu herkömmlicher CMOS-Technologie mit einer Schwellenspannung (V_{_th)} vier zusätzliche Schritte notwendig .

Die gängigste Implementierung von MTCMOS zur Reduzierung des Stromverbrauchs nutzt Schlaftransistoren. Die Logik wird über eine virtuelle Versorgungsspannung versorgt . In Logikbausteinen, in denen eine hohe Schaltgeschwindigkeit wichtig ist, werden Bauelemente mit niedriger Schwellenspannung (V_{_th) eingesetzt. Bauelemente mit hoher Schwellenspannung (V _th} ), die die Versorgungs- und die virtuelle Versorgungsspannung verbinden, sind im aktiven Modus eingeschaltet und im Schlafmodus ausgeschaltet . Diese Bauelemente dienen als Schlaftransistoren zur Reduzierung der statischen Leckstromverluste.

Die Auslegung des Leistungsschalters , der die Stromversorgung der Logikgatter ein- und ausschaltet, ist für Niederspannungs-Hochgeschwindigkeitsschaltungstechniken wie MTCMOS unerlässlich . Geschwindigkeit, Flächenbedarf und Leistungsaufnahme einer Logikschaltung werden durch die Eigenschaften des Leistungsschalters beeinflusst.

Bei einem „grobkörnigen“ Ansatz steuern Sleep-Transistoren mit hoher Schwellenspannung (V _{_th)} die Stromversorgung ganzer Logikblöcke. ^{[ 3 ]} Im aktiven Modus wird das Sleep-Signal deaktiviert, wodurch der Transistor einschaltet und die Logik mit niedriger Schwellenspannung (V_{_th) virtuell mit Strom versorgt (Masse). Im} Sleep-Modus wird das Sleep-Signal aktiviert , wodurch der Transistor ausschaltet und die Stromversorgung (Masse) der Logik mit niedriger Schwellenspannung (V _{_th} ) trennt . Die Nachteile dieses Ansatzes sind:

• Logikblöcke müssen partitioniert werden, um festzustellen, wann ein Block sicher abgeschaltet (eingeschaltet) werden kann.
• Schlaftransistoren sind groß und müssen sorgfältig dimensioniert werden, um den vom Schaltkreis benötigten Strom zu liefern.
• Es muss eine stets aktive (nie im Schlafmodus befindliche) Energiemanagementschaltung hinzugefügt werden.

Bei einem „feinkörnigen“ Ansatz werden in jedes Gatter Schlaftransistoren mit hoher Schwellenspannung (V_th) integriert. Für die Pull-up- und Pull-down-Netzwerke werden Transistoren mit niedriger Schwellenspannung _{verwendet ,} und ein Transistor mit hoher Schwellenspannung _dient zur Steuerung des Leckstroms zwischen den beiden Netzwerken. Dieser Ansatz beseitigt Probleme bei der Partitionierung von Logikblöcken und der Dimensionierung von Schlaftransistoren. Allerdings entsteht ein erheblicher Flächenmehraufwand, sowohl durch die zusätzlichen Transistoren in jedem Booleschen Gatter als auch durch die Erstellung eines Verteilungsbaums für das Schlafsignal.

Ein Zwischenansatz besteht darin, hochspannungsfeste _{Schlaftransistoren} in Schwellwertgatter mit komplexerer Funktion zu integrieren. Da im Vergleich zu Booleschen Gattern weniger solcher Schwellwertgatter zur Implementierung beliebiger Funktionen benötigt werden, reduziert die Integration von MTCMOS in jedes Gatter den Flächenbedarf. Beispiele für Schwellwertgatter mit komplexerer Funktion sind die Nullkonventionslogik (NCL) ^{[ 4 ]} und die Schlafkonventionslogik (SCL) ^{[ 3 ] [ 5 ]} . Die Implementierung von MTCMOS ohne Störungen oder andere Probleme erfordert etwas Geschick.