Schwellenspannung

Die Schwellenspannung eines Feldeffekttransistors (FET) , üblicherweise als V _{_th} oder V_{_GS(th)} abgekürzt, ist die minimale Gate-Source- Spannung (V_{_GS} ), die erforderlich ist, um einen leitenden Pfad zwischen Source- und Drain-Anschluss herzustellen. Sie ist ein wichtiger Skalierungsfaktor für die Aufrechterhaltung der Energieeffizienz.

Bei Sperrschicht-Feldeffekttransistoren (JFETs) wird die Schwellenspannung häufig fälschlicherweise als Abschnürspannung bezeichnet . ^{[ 1 ] [ 2 ]} Dies ist etwas irreführend, da sich die Abschnürspannung bei IGFETs auf die Kanalverengung bezieht, die unter hoher Source-Drain- Spannung zu Stromsättigung führt, obwohl der Stromfluss nie vollständig unterbrochen wird. Im Gegensatz zur Abschnürspannung ist der Begriff Schwellenspannung eindeutig und beschreibt dasselbe Phänomen bei allen Feldeffekttransistoren.

In n-Kanal -Anreicherungs- Transistoren existiert kein natürlicher leitfähiger Kanal. Ohne eine Gate-Source-Spannung (V_{_GS)} bilden die in den Transistorkörper eingebrachten Dotierionen eine Zone ohne bewegliche Ladungsträger, die sogenannte Verarmungszone . Eine positive V_{_GS} zieht freie Elektronen aus dem Transistorkörper zum Gate. Es müssen jedoch genügend Elektronen in der Nähe des Gates angezogen werden, um die Dotierionen zu kompensieren und einen leitfähigen Kanal zu bilden. Dieser Vorgang wird als Inversion bezeichnet. Der leitfähige Kanal verbindet Source und Drain an der Schwellenspannung des FETs . Bei höheren V_{_GS-Werten} werden noch mehr Elektronen zum Gate angezogen , wodurch sich der Kanal verbreitert.

Das Gegenteil gilt für den p-Kanal-MOSFET im Anreicherungsmodus. Bei V_{_GS} = 0 ist das Bauelement „AUS“ und der Kanal ist offen/nichtleitend. Durch Anlegen einer negativen Gate-Spannung an den p-Kanal-MOSFET im Anreicherungsmodus wird die Kanalleitfähigkeit erhöht und der Kanal somit „EIN“ geschaltet.

Im Gegensatz dazu besitzen n-Kanal -Verarmungsbauelemente einen natürlich vorhandenen leitfähigen Kanal innerhalb des Transistors. Daher ist der Begriff Schwellenspannung für das Einschalten solcher Bauelemente nicht direkt anwendbar , sondern bezeichnet stattdessen die Spannung, bei der der Kanal breit genug ist, um einen ungehinderten Elektronenfluss zu ermöglichen. Diese Flussschwelle gilt auch für p-Kanal -Verarmungsbauelemente , bei denen eine negative Spannung zwischen Gate und Body/Source eine Verarmungszone erzeugt, indem sie die positiv geladenen Löcher von der Gate-Isolator/Halbleiter-Grenzfläche verdrängt und so eine trägerfreie Zone mit unbeweglichen, negativ geladenen Akzeptorionen freilegt.

Bei einem n-Kanal-Verarmungs-MOS-Transistor führt eine ausreichend negative Gate-Source-Spannung (V_{_GS}) zur Verarmung des Kanals an freien Elektronen (daher der Name) und schaltet den Transistor somit ab. Analog dazu führt bei einem p-Kanal-Verarmungs-MOS-Transistor eine ausreichend positive Gate-Source-Spannung zur Verarmung des Kanals an freien Löchern und schaltet ihn ebenfalls ab.

Bei breiten planaren Transistoren ist die Schwellenspannung im Wesentlichen unabhängig von der Drain-Source-Spannung (V _DS ) und stellt daher eine wohldefinierte Kenngröße dar; bei modernen nanometergroßen MOSFETs ist dies jedoch aufgrund der durch den Drain induzierten Barrierenabsenkung weniger deutlich .

Verarmungszone eines Anreicherungs-nMOSFETs, der unterhalb der Schwellenspannung vorgespannt ist

Verarmungszone eines Anreicherungs-nMOSFETs, der oberhalb der Schwellenspannung vorgespannt ist und einen Kanal gebildet hat

In den Abbildungen sind Source (links) und Drain (rechts) mit n+ gekennzeichnet , um die stark dotierten (blauen) n-Bereiche anzuzeigen. Das Dotierungsmittel der Verarmungszone ist mit _NA− gekennzeichnet ^, um zu verdeutlichen, dass die Ionen in der (pinken) Verarmungszone negativ geladen sind und nur sehr wenige Löcher vorhanden sind. Im (roten) Volumenmaterial entspricht die Anzahl der Löcher p = NA _, wodurch die Volumenladung neutral ist.

Liegt die Gate-Spannung unterhalb der Schwellenspannung (linke Abbildung), ist der Transistor im Anreicherungsmodus gesperrt, und idealerweise fließt kein Strom zwischen Drain und Source. Tatsächlich existiert jedoch auch bei Gate-Vorspannungen unterhalb der Schwellenspannung ein Strom ( Unterschwellenleckstrom ), der allerdings gering ist und exponentiell mit der Gate-Vorspannung variiert. Daher wird die Schwellenspannung in Datenblättern anhand eines bestimmten messbaren Stromwerts (üblicherweise 250 μA oder 1 mA) angegeben.

Liegt die Gate-Spannung über der Schwellenspannung (rechte Abbildung), wird der Transistor im „Enhancement-Mode“ eingeschaltet. Grund dafür ist die hohe Elektronendichte im Kanal an der Oxid-Silizium-Grenzfläche, die einen niederohmigen Kanal bildet, in dem Ladungen von Drain zu Source fließen können. Bei Spannungen deutlich über der Schwellenspannung spricht man von starker Inversion. Der Kanal verjüngt sich bei V_{_D} > 0 , da der Spannungsabfall aufgrund des Stroms im resistiven Kanal das Oxidfeld, das den Kanal stützt, beim Annähern an den Drain reduziert.

Der Body-Effekt ist die Änderung der Schwellenspannung um einen Betrag, der annähernd der Änderung der Source-Bulk-Spannung entspricht, da der Body die Schwellenspannung beeinflusst (wenn er nicht mit der Source verbunden ist). Er kann als zweites Gate betrachtet werden und wird daher manchmal auch als Back-Gate bezeichnet . ^{[ 3 ]}${\displaystyle V_{SB}}$

Bei einem nMOS-MOSFET im Anreicherungsmodus wird der Body-Effekt auf die Schwellenspannung gemäß dem Shichman-Hodges-Modell ^{[ 4 ]} berechnet, das für ältere Prozessknoten genau ist, und zwar mit der folgenden Gleichung:

${\displaystyle V_{TN}=V_{TO}+\gamma \left({\sqrt {\left|V_{SB}+2\phi _{F}\right|}}-{\sqrt {\left|2\phi _{F}\right|}}\right)}$

Wo;

${\displaystyle V_{TN}}$ist die Schwellenspannung bei anliegender Substratvorspannung.

${\displaystyle V_{SB}}$ist die Substratvorspannung zwischen Quelle und Körper,

${\displaystyle 2\phi _{F}}$ist das Oberflächenpotential,

${\displaystyle V_{TO}}$ist die Schwellenspannung bei Null-Substratvorspannung.

${\displaystyle \gamma =\left(t_{ox}/\epsilon _{ox}\right){\sqrt {2q\epsilon _{\text{Si}}N_{A}}}}$ist der Körpereffektparameter,

${\displaystyle t_{ox}}$ist die Oxidschichtdicke

${\displaystyle \epsilon _{ox}}$ist die Oxid-Permittivität

${\displaystyle \epsilon _{\text{Si}}}$ist die Permittivität von Silizium,

${\displaystyle N_{A}}$ist eine Dotierungskonzentration,

${\displaystyle q}$ist eine Elementarladung.

Bei einem bestimmten Technologieknoten, wie beispielsweise dem 90-nm -CMOS-Prozess, hängt die Schwellenspannung von der Wahl des Oxids und dessen Dicke ab . Gemäß den oben genannten Formeln für den Körper ist sie direkt proportional zu und , wobei der Parameter für die Oxiddicke ist. ${\displaystyle V_{TN}}$${\displaystyle \gamma }$${\displaystyle t_{OX}}$

Je dünner die Oxidschicht, desto niedriger die Schwellenspannung. Dies mag zwar eine Verbesserung darstellen, hat aber seinen Preis: Je dünner die Oxidschicht, desto höher der Unterschwellen- Leckstrom durch das Bauelement. Daher wurde die Spezifikation für eine Gate-Oxidschichtdicke von 90 nm auf 1 nm festgelegt, um den Leckstrom zu kontrollieren. ^{[ 5 ]} Diese Art des Tunnelns wird als Fowler-Nordheim-Tunneln bezeichnet. ^{[ 6 ]}

${\displaystyle I_{fn}=C_{1}WL(E_{ox})^{2}e^{-{\frac {E_{0}}{E_{ox}}}}}$

Wo;

${\displaystyle C_{1}}$und sind Konstanten, ${\displaystyle E_{0}}$

${\displaystyle E_{ox}}$ist das elektrische Feld über dem Gate-Oxid .

Vor der Verkleinerung der Designmerkmale auf 90 nm war ein Zwei-Oxid-Verfahren zur Erzeugung der Oxidschichtdicke eine gängige Lösung für dieses Problem. Mit der 90-nm-Prozesstechnologie wird in einigen Fällen ein Drei-Oxid-Verfahren angewendet. ^{[ 7 ]} Für die meisten Transistoren wird eine Standard-Dünnschichtoxidschicht verwendet, für I/O-Treiberzellen eine weitere und für Speicher- und Pass-Transistorzellen eine dritte. Diese Unterschiede basieren ausschließlich auf den Eigenschaften der Schwellenspannung in Abhängigkeit von der Oxidschichtdicke in CMOS-Technologien.

Ähnlich wie die Oxidschichtdicke die Schwellenspannung beeinflusst, wirkt sich auch die Temperatur auf die Schwellenspannung eines CMOS-Bauelements aus. Im Folgenden wird ein Teil der Gleichung aus dem Abschnitt zum Body-Effekt näher erläutert.

${\displaystyle \phi _{F}=\left({\frac {kT}{q}}\right)\ln {\left({\frac {N_{A}}{n_{i}}}\right)}}$

Wo;

${\displaystyle \phi _{F}}$ist die Hälfte des Kontaktpotenzials,

${\displaystyle k}$ist die Boltzmann - Konstante

${\displaystyle T}$ist Temperatur

${\displaystyle q}$ist die Elementarladung

${\displaystyle N_{A}}$ist ein Dopingparameter

${\displaystyle n_{i}}$ist der intrinsische Dotierungsparameter für das Substrat.

Wir sehen, dass das Oberflächenpotential in direktem Zusammenhang mit der Temperatur steht. Wie oben dargestellt, weist die Schwellenspannung keinen direkten Zusammenhang auf, ist aber nicht unabhängig von den Effekten. Diese Variation liegt typischerweise zwischen −4 mV/K und −2 mV/K, abhängig vom Dotierungsgrad. ^{[ 8 ]} Eine Temperaturänderung von 30 °C führt somit zu einer signifikanten Abweichung vom üblicherweise für die 90-nm-Technologie verwendeten Auslegungsparameter von 500 mV.

Zufällige Dotierungsschwankungen (RDF) sind eine Form der Prozessvariation, die durch Schwankungen der implantierten Dotierungskonzentration entsteht. Bei MOSFET-Transistoren können RDF im Kanalbereich die Transistoreigenschaften, insbesondere die Schwellenspannung, verändern. In neueren Prozesstechnologien haben RDF einen größeren Einfluss, da die Gesamtanzahl der Dotierstoffe geringer ist. ^{[ 9 ]}

Es werden Forschungsarbeiten durchgeführt, um die Dotierungsschwankungen zu unterdrücken, die zu Abweichungen der Schwellenspannung zwischen Bauelementen führen, die denselben Herstellungsprozess durchlaufen. ^{[ 10 ]}

• MOSFET-Betrieb
• Kanallängenmodulation
• Multi-Threshold-CMOS

• Online-Vorlesung zum Thema: Schwellenspannung und MOSFET-Kapazitäten von Dr. Lundstrom