Der 90-nm-Prozess bezeichnet die Technologie zur Herstellung integrierter Schaltkreise mit einer minimalen Strukturgröße von 90 Nanometern in der Halbleiterfertigung . Er stellte eine Weiterentwicklung des vorherigen 130-nm-Prozesses dar . Schließlich wurde er von kleineren Strukturgrößen wie dem 65-nm- , 45-nm- und 32-nm-Prozess abgelöst .

Die Kommerzialisierung erfolgte im Zeitraum 2003–2005 durch Halbleiterunternehmen wie Toshiba , Sony , Samsung , IBM , Intel , Fujitsu , TSMC , Elpida , AMD , Infineon , Texas Instruments und Micron Technology .

Der Ursprung des 90-nm-Wertes ist historisch bedingt; er spiegelt einen Trend der 70%igen Skalierung alle zwei bis drei Jahre wider. Die Bezeichnung wird formell durch den International Technology Roadmap for Semiconductors (ITRS) festgelegt.

Die Wafergröße von 300 mm wurde mit der 90-nm-Technologie zum Standard. Die vorherige Wafergröße betrug 200 mm Durchmesser.

Die Wellenlänge von 193  nm wurde von vielen (aber nicht allen) Unternehmen hauptsächlich während der 90-nm-Technologiegeneration für die Lithografie kritischer Schichten eingeführt. Die mit diesem Übergang verbundenen Ausbeuteprobleme (aufgrund der Verwendung neuer Fotolacke ) spiegelten sich in den hohen Kosten wider.

Seit mindestens 1997 werden „Prozessknoten“ rein aus Marketinggründen benannt und stehen in keinem Zusammenhang mit den Abmessungen des integrierten Schaltkreises; [ 1 ] weder die Gate-Länge noch der Metallabstand oder der Gate-Abstand eines „90-nm“-Bauelements betragen 90 Nanometer. [ 2 ] [ 3 ] [ 4 ] [ 5 ]

Geschichte

Ein 90  -nm- Silizium- MOSFET wurde 1988 von dem iranischen Ingenieur Ghavam Shahidi (später IBM- Direktor) zusammen mit DA Antoniadis und HI Smith am MIT hergestellt . Das Bauelement wurde mittels Röntgenlithographie gefertigt . [ 6 ]

Toshiba, Sony und Samsung entwickelten  2001–2002 ein 90-nm-Verfahren, das 2002 für Toshibas eDRAM und Samsungs 2- Gb -NAND-Flash- Speicher eingeführt wurde. [ 7 ] [ 8 ] IBM demonstrierte 2002 ein 90 -nm -SOI- CMOS- Verfahren ( Silicon-on-Insulator ) , dessen Entwicklung von Shahidi geleitet wurde. Im selben Jahr demonstrierte Intel ein 90 -nm -Strained-Silicon- Verfahren. [ 9 ] Fujitsu führte sein 90 -nm-Verfahren 2003 kommerziell ein [ 10 ], gefolgt von TSMC im Jahr 2004. [ 11 ]    

Gurtej Singh Sandhu von Micron Technology initiierte die Entwicklung von Atomlagenabscheidungs- Hoch-k- Filmen für DRAM- Speicherbauelemente. Dies trug zur kostengünstigen Implementierung von Halbleiterspeichern bei , beginnend mit 90  -nm - DRAM. [ 12 ]

Intels 90-nm-Prozess weist eine Transistordichte von 1,45 Millionen Transistoren pro Quadratmillimeter (MTr/mm2) auf. [ 13 ]

Beispiel: Elpida 90 nm DDR2 SDRAM-Prozess

Der 90-nm- DDR2-SDRAM -Prozess von Elpida Memory . [ 14 ]

  • Verwendung einer Wafergröße von 300 mm
  • Verwendung der KrF-Lithographie (248 nm) mit optischer Proximity-Korrektur
  • 512 Mbit
  • 1,8-V-Betrieb
  • Ableitung früherer 110-nm- und 100-nm-Prozesse

Prozessoren mit 90-nm-Prozesstechnologie

Siehe auch

Referenzen

  1. ^ „Keine Nanometer mehr – EEJournal“ . 23. Juli 2020.
  2. ^ Shukla, Priyank. „Eine kurze Geschichte der Entwicklung von Prozessknoten“ . design-reuse.com . Abgerufen am 9. Juli 2019 .
  3. ^ Hruska, Joel (23. Juni 2014). „14 nm, 7 nm, 5 nm: Wie weit kann die CMOS-Technologie gehen? Das hängt davon ab, ob man die Ingenieure oder die Ökonomen fragt…“ ExtremeTech .
  4. ^ „Exklusiv: Verliert Intel tatsächlich seinen Vorsprung bei der Fertigungsprozessentwicklung? 7-nm-Fertigungsprozess soll 2022 auf den Markt kommen.“ wccftech.com . 10. September 2016.
  5. ^ „Leben bei 10 nm (oder sind es doch 7 nm?) und 3 nm – Ansichten zu fortschrittlichen Siliziumplattformen“ . eejournal.com . 12. März 2018.
  6. ^ Shahidi, Ghavam G.; Antoniadis, DA; Smith, HI (Dezember 1988). „Reduzierung des durch heiße Elektronen erzeugten Substratstroms in Si-MOSFETs mit Kanallängen unter 100 nm“. IEEE Transactions on Electron Devices . 35 (12): 2430–. Bibcode : 1988ITED...35.2430S . doi : 10.1109/16.8835 .
  7. ^ „Toshiba und Sony erzielen bedeutende Fortschritte bei Halbleiterprozesstechnologien“ . Toshiba . 3. Dezember 2002. Abgerufen am 26. Juni 2019 .
  8. ^ „Unser stolzes Erbe von 2000 bis 2009“ . Samsung Semiconductor . Samsung . Abgerufen am 25. Juni 2019 .
  9. ^ „IBM und Intel streiten um 90 nm“ . EE Times . 13. Dezember 2002. Abgerufen am 17. September 2019 .
  10. ^ „65nm CMOS-Prozesstechnologie“ (PDF) . Archiviert vom Original (PDF) am 16. Mai 2020. Abgerufen am 20. Juni 2019 .
  11. ^ „90-nm-Technologie“ . TSMC . Abgerufen am 30. Juni 2019 .
  12. ^ „IEEE Andrew S. Grove Award Recipients“ . IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . Archiviert vom Original am 9. September 2018. Abgerufen am 4. Juli 2019 .
  13. ^ „Intels 10nm Cannon Lake und Core i3-8121U: Ausführlicher Testbericht“ . Archiviert vom Original am 30. Januar 2019.
  14. ^ Elpidas Präsentation auf dem Via Technology Forum 2005 und Elpidas Jahresbericht 2005
  15. ^ „EMOTION ENGINE® UND GRAFIKSYNTHESIZER WERDEN IM KERN VON PLAYSTATION® BECOME ONE CHIP VERWENDET“ (PDF) . Sony . 21. April 2003. Abgerufen am 26. Juni 2019 .
Vorangegangen von 130 nmMOSFET -HerstellungsprozesseAbgelöst von 65 nm