Qualcomm Hexagon

Hexagon ist der Markenname für eine Produktfamilie digitaler Signalprozessoren (DSP) und später neuronaler Verarbeitungseinheiten (NPU) von Qualcomm . ^{[ 2 ]} Hexagon ist auch unter der Bezeichnung QDSP6 bekannt, was für „digitaler Signalprozessor der sechsten Generation“ steht. Laut Qualcomm ist die Hexagon-Architektur darauf ausgelegt, in einer Vielzahl von Anwendungen hohe Leistung bei geringem Stromverbrauch zu bieten. ^{[ 3 ] [ 4 ]}

Jede Version von Hexagon verfügt über einen Befehlssatz und eine Mikroarchitektur. Diese beiden Merkmale sind eng miteinander verbunden.

Hexagon wird beispielsweise in Qualcomm Snapdragon -Chips verwendet, etwa in Smartphones, Autos, Wearables und anderen Mobilgeräten, und kommt auch in Komponenten von Mobilfunknetzen zum Einsatz .

Computergeräte verfügen über Befehlssätze , die ihre grundlegendsten und primitivsten Programmiersprachen darstellen. Häufige Befehle sind solche, die zwei Zahlen addieren, multiplizieren oder auf andere Weise kombinieren, sowie Befehle, die dem Prozessor mitteilen, wo er im Speicher nach dem nächsten Befehl suchen soll. Es gibt viele weitere Arten von Befehlen.

Assembler und Compiler übersetzen Computerprogramme in Befehlsströme – Bitströme –, die das Gerät versteht und ausführen kann. Während der Ausführung eines Befehlsstroms wird die Integrität der Systemfunktionen durch die Verwendung von Befehlsberechtigungsstufen gewährleistet. Privilegierte Befehle haben Zugriff auf mehr Ressourcen des Geräts, einschließlich des Speichers. Hexagon unterstützt Berechtigungsstufen.

Ursprünglich verarbeiteten Hexagon-Befehle ganze Zahlen, jedoch keine Gleitkommazahlen ^{[ 5 ]} , aber in Version 5 wurde die Unterstützung für Gleitkommazahlen hinzugefügt. ^{[ 6 ]}

Die für die Ausführung der Befehle zuständige Verarbeitungseinheit ist in der Lage, bis zu 4 Befehle (das Paket) pro Taktzyklus in der richtigen Reihenfolge an 4 Ausführungseinheiten zu senden . ^{[ 7 ] [ 8 ]}

Die Mikroarchitektur ist die physikalische Struktur eines Chips oder einer Chipkomponente, die es einem Gerät ermöglicht, Befehle auszuführen. Ein bestimmter Befehlssatz kann durch verschiedene Mikroarchitekturen implementiert werden. Die Busse – Datentransferkanäle – von Hexagon-Bausteinen sind 32 Bit breit. Das heißt, 32 Bit Daten können in einem einzigen Schritt von einem Teil des Chips zu einem anderen übertragen werden. Die Hexagon-Mikroarchitektur ist multithreadfähig ^{[ 4 ]} , was bedeutet, dass sie mehrere Befehlsströme gleichzeitig verarbeiten und so die Datenverarbeitungsgeschwindigkeit erhöhen kann. Hexagon unterstützt sehr lange Befehlswörter ^{[ 9 ] [ 10 ]} , die aus jeweils vier Befehlen bestehen und parallel ausgeführt werden können. Parallele Ausführung bedeutet, dass mehrere Befehle gleichzeitig ausgeführt werden können, ohne dass ein Befehl abgeschlossen sein muss, bevor der nächste beginnt. Die Hexagon-Mikroarchitektur unterstützt Operationen mit einem Befehl und mehreren Daten ^{[ 11 ]} , was bedeutet, dass ein Hexagon-Baustein beim Empfang eines Befehls die Operation gleichzeitig auf mehreren Datenelementen ausführen kann.

Nach Schätzungen aus dem Jahr 2012 lieferte Qualcomm im Jahr 2011 1,2 Milliarden DSP- Kerne in seinen System-on-a-Chip (SoCs) aus (durchschnittlich 2,3 DSP-Kerne pro SoC), und für 2012 waren 1,5 Milliarden Kerne geplant, was QDSP6 zur meistgelieferten DSP-Architektur machte ^{[ 12 ]} ( CEVA hatte im Jahr 2011 rund 1 Milliarde DSP-Kerne ausgeliefert und hielt 90 % des IP-lizenzierbaren DSP-Marktes ^{[ 13 ]} ).

Die Hexagon-Architektur ist auf hohe Leistung bei geringem Stromverbrauch für eine Vielzahl von Anwendungen ausgelegt. Sie verfügt über Funktionen wie hardwaregestütztes Multithreading , Berechtigungsstufen, Very Long Instruction Word (VLIW) , Single Instruction, Multiple Data (SIMD) [ ^{14 ] [ 15 ]} und Befehle für effiziente Signalverarbeitung. Hardware-Multithreading wird als Barrel Temporal Multithreading implementiert – die Threads werden in jedem Zyklus im Round-Robin-Verfahren gewechselt, sodass der 600-  MHz -Kern vor ^Version V5 als drei logische 200-MHz-Kerne dargestellt wird. ^{[ 16 ] [ 17 ]} Hexagon V5 verwendet dynamisches Multithreading (DMT) mit Thread-Wechsel bei L2-Misses, Interrupt-Wartezeiten oder speziellen Befehlen. ^{[ 17 ] [ 18 ]}

Auf der Hot Chips 2013 gab Qualcomm Details zu seinem Hexagon 680 DSP bekannt. Qualcomm kündigte außerdem die Hexagon Vector Extensions (HVX) an. HVX ermöglicht die Verarbeitung umfangreicher Rechenlasten für fortgeschrittene Bildverarbeitung und Computer Vision auf dem DSP anstatt auf der CPU. ^{[ 19 ]} Im März 2015 stellte Qualcomm sein Snapdragon Neural Processing Engine SDK vor, das die KI-Beschleunigung mithilfe von CPU, GPU und Hexagon DSP ermöglicht. ^{[ 20 ]}

Qualcomms Snapdragon 855 enthält die On-Device-KI-Engine der vierten Generation, die den Hexagon 690 DSP und den Hexagon Tensor Accelerator (HTA) zur KI-Beschleunigung umfasst . ^{[ 21 ]} Der Snapdragon 865 enthält die On-Device-KI-Engine der fünften Generation, basierend auf dem Hexagon 698 DSP, der 15 Billionen Operationen pro Sekunde (TOPS) erreicht. ^{[ 22 ]} Der Snapdragon 888 enthält die On-Device-KI-Engine der sechsten Generation, basierend auf dem Hexagon 780 DSP, der 26 TOPS erreicht. ^{[ 23 ]} Der Snapdragon 8 enthält die On-Device-KI-Engine der siebten Generation, basierend auf dem Hexagon DSP, der 52 TOPS und in einigen Fällen bis zu 104 TOPS erreicht. ^{[ 24 ]}

Die Portierung von Linux für Hexagon läuft unter einer Hypervisor- Schicht („Hexagon Virtual Machine “ ^{[ 25 ]} ) und wurde mit der Kernel -Version 3.2 zusammengeführt . ^{[ 26 ] [ 27 ]} Der ursprüngliche Hypervisor ist proprietär. Im April 2013 veröffentlichte Qualcomm unter einer BSD-ähnlichen Lizenz eine minimale Open-Source-Hypervisor-Implementierung für QDSP6 V2 und V3, die „Hexagon MiniVM“ . ^{[ 28 ] [ 29 ]}

Die Unterstützung für Hexagon wurde in LLVM Version 3.1 von Tony Linthicum hinzugefügt. ^{[ 30 ]} Die Unterstützung für Hexagon/HVX V66 ISA wurde in LLVM Version 8.0.0 hinzugefügt . ^{[ 31 ]} Es existiert außerdem ein nicht von der FSF gepflegter Zweig von GCC und binutils . ^{[ 32 ]}

Qualcomm Hexagon DSPs sind seit 2006 in Qualcomm Snapdragon SoCs verfügbar. ^{[ 33 ] [ 34 ]} Im Snapdragon S4 (MSM8960 und neuer) sind drei QDSP-Kerne vorhanden: zwei im Modem-Subsystem und ein Hexagon-Kern im Multimedia-Subsystem. Die Modem-Kerne werden ausschließlich von Qualcomm programmiert; nur der Multimedia-Kern kann vom Benutzer programmiert werden.

Sie werden auch in einigen Femtozellenprozessoren von Qualcomm verwendet, darunter FSM98xx, FSM99xx und FSM90xx. ^{[ 35 ]}

Im März 2016 wurde bekannt gegeben, dass die Audioverarbeitungssoftware AudioSmart des Halbleiterherstellers Conexant in Qualcomms Hexagon integriert wird. ^{[ 36 ]}

Im Mai 2018 wurde die Unterstützung für Qualcomm Hexagon in wolfSSL eingeführt. ^{[ 37 ]} Dies ermöglicht die Ausführung von wolfSSL-Kryptooperationen auf dem DSP. Zusätzlich zur Nutzung von Kryptooperationen wurde später eine spezielle Bibliothek zur Verwaltung der Operationslast hinzugefügt.

Es wurden sechs Versionen der QDSP6-Architektur veröffentlicht: V1 (2006), V2 (2007–2008), V3 (2009), V4 (2010–2011), QDSP6 V5 (2013, im Snapdragon 800) ^{[ 38 ]} und QDSP6 V6 (2016, im Snapdragon 820) ^{[ 34 ].} V4 verfügt über 20 DMIPS pro Milliwatt und arbeitet mit 500 MHz. ^{[ 33 ] [ 34 ]}

Die Taktfrequenz von Hexagon variiert zwischen 400 und 2000 MHz für QDSP6 und zwischen 256 und 350 MHz für die vorherige Generation der Architektur, QDSP5. ^{[ 39 ]}

Sowohl Hexagon- (QDSP6) als auch Pre-Hexagon-Kerne (QDSP5) werden in modernen Qualcomm-SoCs verwendet, wobei QDSP5 hauptsächlich in Einsteigerprodukten zum Einsatz kommt. Modem-QDSPs (oft Pre-Hexagon) sind in der Tabelle nicht aufgeführt.

QDSP5-Nutzung:

QDSP6 (Hexagon) Verwendung:

Die verschiedenen Videocodecs, die von den Snapdragon SoCs unterstützt werden.

D – Dekodieren; E – Kodieren

FHD = FullHD = 1080p = 1920x1080px

HD = 720p , was 1366x768px oder 1280x720px entsprechen kann.

Die verschiedenen Videocodecs, die von der Snapdragon 200-Serie unterstützt werden.

Die verschiedenen Videocodecs, die von der Snapdragon 400-Serie unterstützt werden.

Die verschiedenen Videocodecs, die von der Snapdragon 600-Serie unterstützt werden.

Die verschiedenen Videocodecs, die von der Snapdragon 700-Serie unterstützt werden.

Die verschiedenen Videocodecs, die von der Snapdragon 800-Serie unterstützt werden.

Dies ist ein einzelnes Befehlspaket aus der inneren Schleife einer FFT : ^{[ 8 ] [ 18 ]}

{ R17:16 = MEMD(R0++M1) MEMD(R6++M1) = R25:24 R20 = CMPY(R20, R8):<<1:rnd:sat R11:10 = VADDH(R11:10, R13:12) }:endloop0 

Qualcomm zufolge entspricht dieses Paket 29 klassischen RISC-Operationen; es beinhaltet Vektoraddition (4 x 16 Bit), komplexe Multiplikation und Hardware-Schleifenunterstützung. Alle Befehle des Pakets werden im selben Taktzyklus ausgeführt.

• Qualcomm Snapdragon
• Liste der Qualcomm Snapdragon-Prozessoren
• Nvidia NVDEC
• Nvidia NVENC
• Texas Instruments TMS320
• CEVA, Inc.
• Super-Harvard-Architektur-Ein-Chip-Computer
• Digitale Signalverarbeitung
• Kryptographie
• Befehlssatzarchitektur
• Mikroarchitektur
• Sehr langes Anweisungswort
• SIMD
• Multithreading
• System auf einem Chip
• Hypervisor
• Codec
• Schnelle Fourier-Transformation
• Mobilfunknetz
• Conexant

• Qualcomms Hexagon-Homepage
• Zukünftige DSP-Architekturen , Arnd Bergmann // LWN
• Einführung in Qualcomms QDSP-Zugangsprogramm // Qualcomm, 2011
• Qualcomm Hexagon DSP: Eine für mobile Multimedia und Kommunikation optimierte Architektur // Lucian Codrescu (Qualcomm), Hot Chips 25, Palo Alto, CA, August 2013.
• Qualcomm erweitert Hexagon DSP: Hexagon v5 bietet Gleitkommaarithmetik und dynamisches Multithreading // Linley Gwennap, Microprocessor Report, August 2013.