Ein FinFET-Bauelement mit Doppelgate

Ein Fin-Feldeffekttransistor ( FinFET ) ist ein Multigate-Bauelement , genauer gesagt ein MOSFET (Metall-Oxid-Halbleiter -Feldeffekttransistor ), der auf einem Substrat aufgebaut ist , bei dem das Gate an zwei, drei oder vier Seiten des Kanals angeordnet oder vollständig um den Kanal gewickelt ist ( Gate-All-Around ). Dadurch entsteht eine Doppel- oder sogar Multigate-Struktur. Diese Bauelemente werden allgemein als „FinFETs“ bezeichnet, da die Source-/Drain-Region auf der Siliziumoberfläche rippenartige Strukturen bildet . FinFET-Bauelemente weisen deutlich schnellere Schaltzeiten und eine höhere Stromdichte als planare CMOS- Technologie (komplementärer Metall-Oxid-Halbleiter) auf [ 1 ] , was zu einer verbesserten Leistung und Energieeffizienz führt.

FinFET ist ein nicht-planarer Transistor , auch „3D“-Transistor genannt. [ 2 ] Er bildet die Grundlage für die Herstellung moderner nanoelektronischer Halbleiterbauelemente . Mikrochips mit FinFET-Gates wurden erstmals in der ersten Hälfte der 2010er-Jahre kommerziell eingeführt und etablierten sich als dominierendes Gate-Design bei Strukturgrößen von 14 nm , 10 nm und 7 nm .

Ein einzelner FinFET-Transistor besteht üblicherweise aus mehreren nebeneinander angeordneten Finnen, die alle vom selben Gate umschlossen sind und elektrisch als eine Einheit wirken. Die Anzahl der Finnen kann variiert werden, um die Treiberstärke und die Leistung anzupassen [ 3 ], wobei die Treiberstärke mit einer höheren Anzahl von Finnen zunimmt [ 4 ] .

Geschichte

Das Konzept eines Doppelgate- Dünnschichttransistors (TFT) wurde 1967 von H. R. Farrah ( Bendix Corporation ) und R. F. Steinberg vorgeschlagen. [ 5 ] Ein Doppelgate-MOSFET wurde später von Toshihiro Sekigawa vom Elektrotechnischen Labor (ETL) in einem Patent aus dem Jahr 1980 vorgestellt , das den planaren XMOS- Transistor beschreibt. [ 6 ] Sekigawa fertigte den XMOS-Transistor 1984 zusammen mit Yutaka Hayashi am ETL. Sie zeigten, dass Kurzkanaleffekte deutlich reduziert werden können, indem ein vollständig verarmtes Silizium-auf-Isolator- Bauelement (SOI) zwischen zwei miteinander verbundenen Gate-Elektroden eingebettet wird. [ 7 ] [ 8 ]

Der erste FinFET-Transistortyp war ein sogenannter Delta-Transistor ( Depleted Lean Channel Transistor), der 1989 in Japan von Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto und Eiji Takeda vom Hitachi Central Research Laboratory entwickelt wurde. [ 7 ] [ 9 ] [ 10 ] Das Gate des Transistors kann den Halbleiterkanal entweder von oben und von den Seiten oder nur von den Seiten bedecken und elektrisch kontaktieren. Ersteres wird als Tri-Gate-Transistor , letzteres als Double-Gate-Transistor bezeichnet . Bei einem Double-Gate-Transistor können optional zwei unterschiedliche Anschlüsse an jede Seite angeschlossen werden. Diese Variante wird als Split-Transistor bezeichnet und ermöglicht eine präzisere Steuerung des Transistorbetriebs.

Der indonesische Ingenieur Effendi Leobandung veröffentlichte 1996 auf der 54. Device Research Conference zusammen mit Stephen Y. Chou an der University of Minnesota einen Beitrag, in dem er die Vorteile der Aufteilung eines breiten CMOS- Transistors in viele schmale Kanäle darlegte. Dies verbessert die Skalierung der Bauelemente und erhöht den Stromfluss durch Vergrößerung der effektiven Bauelementbreite. [ 11 ] Diese Struktur entspricht dem Aussehen eines modernen FinFET. Obwohl durch die Aufteilung in schmale Kanäle ein Teil der Bauelementbreite verloren geht, kompensiert die Leitfähigkeit der Seitenwände schmaler Kanäle diesen Verlust bei hohen Kanälen mehr als. [ 12 ] [ 13 ] Das Bauelement hatte eine Kanalbreite von 35 nm und eine Kanallänge von 70 nm . [ 11 ]

Die Defense Advanced Research Projects Agency (DARPA) vergab 1997 einen Auftrag an eine Forschungsgruppe der University of California, Berkeley, zur Entwicklung einer praxistauglichen 3D -Submikron- FinFET-Technologie. [ 14 ] Die Gruppe wurde von Hisamoto und Chenming Hu von TSMC geleitet . Zwischen 1998 und 2004 erzielte das Team die folgenden Durchbrüche. [ 15 ] Digh Hisamoto beantragte eine Gastwissenschaftlerstelle in Chenming Hus Forschungsgruppe in Berkeley. Chenming Hu lud Hisamoto daraufhin ein, dem von der DARPA finanzierten FinFET-Projekt beizutreten.

  • 1998 – N-Kanal -FinFET ( 17 nm ) – Digh Hisamoto, Chenming Hu, Tsu-Jae King Liu , Jeffrey Bokor, Wen-Chin Lee, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi, Kazuya Asano [ 16 ]
  • 1999 – P-Kanal- FinFET ( unter 50 nm ) – Digh Hisamoto, Chenming Hu, Xuejue Huang, Wen-Chin Lee, Charles Kuo, Leland Chang, Jakub Kedzierski, Erik Anderson, Hideki Takeuchi [ 17 ]
  • 2001 – 15 nm FinFET – Chenming Hu, Yang-Kyu Choi, Nick Lindert, P. Xuan, S. Tang, D. Ha, Erik Anderson, Tsu-Jae King Liu, Jeffrey Bokor [ 18 ]
  • 2002 – 10 nm FinFET – Shibly Ahmed, Scott Bell, Cyrus Tabery, Jeffrey Bokor, David Kyser, Chenming Hu, Tsu-Jae King Liu, Bin Yu, Leland Chang [ 19 ]
  • 2004 – High-κ / Metal-Gate -FinFET – D. Ha, Hideki Takeuchi, Yang-Kyu Choi, Tsu-Jae King Liu, W. Bai, D.-L. Kwong, A. Agarwal, M. Ameen

In einer Veröffentlichung vom Dezember 2000 prägten sie den Begriff „FinFET“ (Fin-Feldeffekttransistor) [ 20 ] , um einen nicht-planaren Doppelgate-Transistor auf einem SOI-Substrat zu beschreiben. [ 21 ]

Im Jahr 2006 entwickelte ein Team koreanischer Forscher des Korea Advanced Institute of Science and Technology (KAIST) und des National Nano Fab Center einen 3-nm- Transistor – das weltweit kleinste nanoelektronische Bauelement – ​​basierend auf der Gate-All-Around (GAA)-FinFET-Technologie. [ 22 ] [ 23 ] Im Jahr 2011 demonstrierten die Forscher Masoud Rostami und Kartik Mohanram von der Rice University , dass FinFETs zwei elektrisch unabhängige Gates besitzen können, was Schaltungsentwicklern mehr Flexibilität bei der Entwicklung effizienter und energiesparender Gates bietet. [ 24 ]

Im Jahr 2020 erhielt Chenming Hu die IEEE-Ehrenmedaille für seine Entwicklung des FinFET, der laut dem Institute of Electrical and Electronics Engineers (IEEE) die Transistoren in die dritte Dimension geführt und das Mooresche Gesetz erweitert hat . [ 25 ]

Vermarktung

Der branchenweit erste 25-Nanometer-Transistor, der mit nur 0,7 Volt arbeitet, wurde im Dezember 2002 von TSMC vorgestellt . Das „Omega FinFET“-Design, benannt nach der Ähnlichkeit zwischen dem griechischen Buchstaben „ Omega “ und der Form, in der das Gate die Source/Drain-Struktur umschließt, weist eine Gate-Verzögerung von nur 0,39 Pikosekunden (ps) für den N-Kanal-Transistor und 0,88 ps für den P-Kanal auf.

Im Jahr 2004 demonstrierte Samsung ein „Bulk-FinFET“-Design, das die Massenproduktion von FinFET-Bauelementen ermöglichte. Sie stellten einen dynamischen Direktzugriffsspeicher ( DRAM ) vor, der mit einem 90  -nm -Bulk-FinFET-Prozess hergestellt wurde. [ 15 ]

Im Jahr 2011 demonstrierte Intel Tri-Gate-Transistoren , bei denen das Gate den Kanal an drei Seiten umschließt. Dies ermöglicht eine höhere Energieeffizienz und eine geringere Gate-Verzögerung – und damit eine höhere Leistung – im Vergleich zu planaren Transistoren. [ 26 ] [ 27 ] [ 28 ]

Kommerziell gefertigte Chips mit 22 nm und darunter nutzten im Allgemeinen FinFET-Gate-Designs (planare Prozesse existieren jedoch bis hinunter zu 18 nm, 12 nm ist in Entwicklung). Intels Tri-Gate- Variante wurde 2011 für die Ivy-Bridge-Mikroarchitektur mit 22 nm angekündigt . [ 29 ] Diese Bausteine ​​wurden ab 2012 ausgeliefert. Ab 2014 setzten große Auftragsfertiger (TSMC, Samsung, GlobalFoundries ) bei 14 nm (bzw. 16 nm) auf FinFET-Designs.

2013 begann SK Hynix mit der kommerziellen Massenproduktion eines 16  -nm-Prozesses [ 30 ] , TSMC nahm die Produktion eines 16  -nm-FinFET-Prozesses auf [ 31 ] und Samsung Electronics die Produktion eines 10  -nm -Prozesses [ 32 ] . TSMC begann 2017 mit der Produktion eines 7-nm -Prozesses [ 33 ] und Samsung 2018 mit der Produktion eines 5-nm -Prozesses [ 34 ] . 2019 kündigte Samsung Pläne für die kommerzielle Produktion eines 3  -nm -GAAFET- Prozesses bis 2021 an [ 35 ]. FD-SOI (Fully Depleted Silicon on Insulator ) gilt als potenziell kostengünstige Alternative zu FinFETs [ 36 ] .

Die kommerzielle Produktion von nanoelektronischen FinFET -Halbleiterspeichern begann in den 2010er Jahren. [ 1 ] 2013 nahm SK Hynix die Massenproduktion von 16-  nm -NAND-Flash- Speichern auf, [ 30 ] und Samsung Electronics begann mit der Produktion von 10  -nm -MLC -NAND-Flash-Speichern. [ 32 ] 2017 begann TSMC mit der Produktion von SRAM -Speichern im 7-nm-Verfahren. [ 33 ]

Siehe auch

Referenzen

  1. ^ a b Kamal, Kamal Y. (2022). „Das Siliziumzeitalter: Trends in der Halbleiterindustrie“ (PDF) . Journal of Engineering Science and Technology Review . 15 (1): 110–115 . doi : 10.25103/jestr.151.14 . ISSN  1791-2377 . S2CID  249074588. Abgerufen am 26.05.2022 .
  2. ^ „Was ist Finfet?“ . Computer Hope . 26. April 2017. Abgerufen am 4. Juli 2019 .
  3. ^ Shimpi, Anand Lal (4. Mai 2011). „Intel kündigt erste 22-nm-3D-Tri-Gate-Transistoren an, Auslieferung im 2. Halbjahr 2011“ . AnandTech . Archiviert vom Original am 6. Mai 2011. Abgerufen am 18. Januar 2022 .
  4. ^ „VLSI-Symposium – TSMC und Imec über fortschrittliche Prozess- und Gerätetechnologie auf dem Weg zu 2 nm“ . 25. Februar 2024.
  5. ^ Farrah, HR; Steinberg, RF (Februar 1967). „Analyse von Doppelgate-Dünnschichttransistoren“. IEEE Transactions on Electron Devices . 14 (2): 69–74 . Bibcode : 1967ITED...14...69F . doi : 10.1109/T-ED.1967.15901 .
  6. ^ Koike, Hanpei; Nakagawa, Tadashi; Sekigawa, Toshiro; Suzuki, E.; Tsutsumi, Toshiyuki (23. Februar 2003). „Primäre Überlegungen zur Kompaktmodellierung von DG-MOSFETs mit Vierpolbetrieb“. TechConnect Briefs . 2 (2003): 330–333 . S2CID 189033174 . 
  7. ^ a b Colinge, JP (2008). FinFETs and Other Multi-Gate Transistors . Springer Science & Business Media. S. 11 & 39. ISBN 9780387717517Die
  8. ^ Sekigawa, Toshihiro; Hayashi, Yutaka (August 1984). „Berechnete Schwellenspannungscharakteristik eines XMOS-Transistors mit zusätzlichem Bottom-Gate“. Solid-State Electronics . 27 (8): 827–828 . Bibcode : 1984SSEle..27..827S . doi : 10.1016/0038-1101(84)90036-4 . ISSN 0038-1101 . 
  9. ^ Hisamoto, Digh; Kaga, Toru; Kawamoto, Yoshifumi; Takeda, Eiji (Dezember 1989). „Ein vollständig verarmter Lean-Channel-Transistor (DELTA) – ein neuartiger vertikaler ultradünner SOI-MOSFET“. International Technical Digest on Electron Devices Meeting . S.  833–836 . doi : 10.1109/IEDM.1989.74182 . S2CID 114072236 . 
  10. ^ „IEEE Andrew S. Grove Award Recipients“ . IEEE Andrew S. Grove Award . Institute of Electrical and Electronics Engineers . Archiviert vom Original am 9. September 2018. Abgerufen am 4. Juli 2019 .
  11. ^ a b Leobandung, Effendi; Chou, Stephen Y. (1996). „Reduzierung von Kurzkanaleffekten in SOI-MOSFETs mit 35 nm Kanalbreite und 70 nm Kanallänge“. 1996 54th Annual Device Research Conference Digest . S.  110–111 . doi : 10.1109/DRC.1996.546334 . ISBN 0-7803-3358-6. S2CID  30066882 .
  12. ^ Leobandung, Effendi (Juni 1996). Nanoscale MOSFETs and single charge transistors on SOI (Dissertation). Minneapolis, Minnesota: University of Minnesota. S. 72.
  13. Leobandung , Effendi; Gu, Jian; Guo, Lingjie; Chou, Stephen Y. (1997-11-01). „Drahtkanal- und Wrap-Around-Gate-Metall-Oxid-Halbleiter-Feldeffekttransistoren mit signifikanter Reduzierung von Kurzkanaleffekten“ . Journal of Vacuum Science & Technology B: Microelectronics and Nanometer Structures Processing, Measurement, and Phenomena . 15 ( 6): 2791–2794 . Bibcode : 1997JVSTB..15.2791L . doi : 10.1116/1.589729 . ISSN 1071-1023 . 
  14. ^ „Der bahnbrechende Vorteil der Tri-Gate-Technologie für FPGAs“ (PDF) . Intel . 2014. Abgerufen am 4. Juli 2019 .
  15. ^ a b Tsu-Jae King, Liu (11. Juni 2012). „FinFET: Geschichte, Grundlagen und Zukunft“ . Universität von Kalifornien, Berkeley . Kurzlehrgang zum Thema VLSI-Technologie. Archiviert vom Original am 28. Mai 2016. Abgerufen am 9. Juli 2019 .
  16. ^ Hisamoto, Digh; Hu, Chenming; Liu, Tsu-Jae King; Bokor, Jeffrey; Lee, Wen-Chin; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki; Asano, Kazuya (Dezember 1998). „Ein gefalteter Kanal-MOSFET für die Ära des tiefen Sub-Zehntel-Mikrometers“. International Electron Devices Meeting 1998. Technical Digest (Kat.-Nr. 98CH36217) . S.  1032–1034 . doi : 10.1109/IEDM.1998.746531 . ISBN 0-7803-4774-9S2CID  37774589 .​
  17. ^ Hisamoto, Digh; Kedzierski, Jakub; Anderson, Erik; Takeuchi, Hideki (Dezember 1999). „Sub 50-nm FinFET: PMOS“ (PDF) . International Electron Devices Meeting 1999. Technical Digest (Kat.-Nr. 99CH36318) . S.  67–70 . doi : 10.1109/IEDM.1999.823848 . ISBN 0-7803-5410-9S2CID 7310589.  Archiviert vom Original (PDF) am 06.06.2010 . Abgerufen am 25.09.2019 .
  18. ^ Hu, Chenming ; Choi, Yang-Kyu; Lindert, N.; Xuan, P.; Tang, S.; Ha, D.; Anderson, E.; Bokor, J.; Tsu-Jae King, Liu (Dezember 2001). „Sub-20 nm CMOS FinFET technologies“. International Electron Devices Meeting. Technical Digest (Kat.-Nr. 01CH37224) . S. 19.1.1–19.1.4. doi : 10.1109/IEDM.2001.979526 . ISBN 0-7803-7050-3. S2CID  8908553 .
  19. ^ Ahmed, Shibly; Bell, Scott; Tabery, Cyrus; Bokor, Jeffrey; Kyser, David; Hu, Chenming; Liu, Tsu-Jae King; Yu, Bin; Chang, Leland (Dezember 2002). „FinFET-Skalierung auf 10 nm Gate-Länge“ (PDF) . Digest. International Electron Devices Meeting . S.  251–254 . CiteSeerX 10.1.1.136.3757 . doi : 10.1109 /IEDM.2002.1175825 . ISBN  0-7803-7462-2S2CID 7106946.  Archiviert vom Original (PDF) am 27.05.2020 . Abgerufen am 25.09.2019 .
  20. ^ Hisamoto, Digh; Hu, Chenming ; Bokor, J.; King, Tsu-Jae; Anderson, E.; et al. (Dezember 2000). „FinFET – ein selbstjustierender Doppelgate-MOSFET, skalierbar bis 20 nm“. IEEE Transactions on Electron Devices . 47 (12): 2320–2325 . Bibcode : 2000ITED...47.2320H . CiteSeerX 10.1.1.211.204 . doi : 10.1109/16.887014 . 
  21. ^ Hisamoto, Digh; Hu, Chenming ; Huang, Xuejue; Lee, Wen-Chin; Kuo, Charles; et al. (Mai 2001). „Sub-50 nm P-channel FinFET“ (PDF) . IEEE Transactions on Electron Devices . 48 (5): 880–886 . Bibcode : 2001ITED...48..880H . doi : 10.1109/16.918235 .
  22. ^ „Still Room at the Bottom (Nanometer-Transistor, entwickelt von Yang-kyu Choi vom Korea Advanced Institute of Science and Technology)“ , Nanoparticle News , 1. April 2006, archiviert vom Original am 6. November 2012 , abgerufen am 6. Juli 2019
  23. ^ Lee, Hyunjin; et al. (2006). „Sub-5nm All-Around Gate FinFET for Ultimate Scaling“. 2006 Symposium on VLSI Technology, 2006. Digest of Technical Papers . S.  58–59 . doi : 10.1109/VLSIT.2006.1705215 . hdl : 10203/698 . ISBN 978-1-4244-0005-8. S2CID  26482358 .
  24. Rostami , M.; Mohanram, K. (2011). „Dual-V <sub>th</sub> Independent-Gate FinFETs for Low Power Logic Circuits“ (PDF) . IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems . 30 (3): 337–349 . doi : 10.1109/TCAD.2010.2097310 . hdl : 1911/72088 . S2CID 2225579 . 
  25. ^ „Wie der Vater der FinFETs dazu beitrug, das Mooresche Gesetz zu retten: Chenming Hu, Träger der IEEE-Ehrenmedaille 2020, führte Transistoren in die dritte Dimension“ . IEEE Spectrum . 21. April 2020. Abgerufen am 27. Dezember 2021 .
  26. ^ Bohr, Mark; Mistry, Kaizad (Mai 2011). „Intels revolutionäre 22-nm-Transistortechnologie“ (PDF) . intel.com . Abgerufen am 18. April 2018 .
  27. ^ Grabham, Dan (6. Mai 2011). „Intels Tri-Gate-Transistoren: Alles, was Sie wissen müssen“ . TechRadar . Abgerufen am 19. April 2018 .
  28. ^ Bohr, Mark T.; Young, Ian A. (2017). „CMOS Scaling Trends and Beyond“. IEEE Micro . 37 (6): 20–29 . doi : 10.1109/MM.2017.4241347 . S2CID 6700881. Die nächste bedeutende Transistorinnovation war die Einführung von FinFET-Transistoren (Tri-Gate - Transistoren) in Intels 22-nm-Technologie im Jahr 2011. 
  29. ^ „Intel 22nm 3-D Tri-Gate Transistor Technology“ . Intel Newsroom .
  30. ^ a b „Geschichte: 2010er Jahre“ . SK Hynix . Archiviert vom Original am 17. Mai 2021. Abgerufen am 8. Juli 2019 .
  31. ^ „16/12nm-Technologie“ . TSMC . Abgerufen am 30. Juni 2019 .
  32. ^ a b „Samsung massenproduziert 128-GB-3-Bit-MLC-NAND-Flash“ . Tom's Hardware . 11. April 2013. Archiviert vom Original am 21. Juni 2019. Abgerufen am 21. Juni 2019 .
  33. ^ a b „7nm-Technologie“ . TSMC . Abgerufen am 30. Juni 2019 .
  34. ^ Shilov, Anton. „Samsung schließt Entwicklung der 5-nm-EUV-Prozesstechnologie ab“ . www.anandtech.com . Archiviert vom Original am 18. April 2019. Abgerufen am 31. Mai 2019 .
  35. ^ Armasu, Lucian (11. Januar 2019), „Samsung plant Massenproduktion von 3-nm-GAAFET-Chips im Jahr 2021“ , www.tomshardware.com
  36. ^ "Samsung, GF Ramp FD-SOI" . 27. April 2018.