Multigate-Gerät

Ein Multigate-Bauelement , auch Multigate-MOSFET oder Multigate-Feldeffekttransistor ( MuGFET ) genannt, ist ein Metall-Oxid-Halbleiter-Feldeffekttransistor (MOSFET) mit mehreren Gates . Diese Gates können entweder über eine einzige Gate-Elektrode gesteuert werden, wobei die Gate-Oberflächen elektrisch wie ein einziges Gate wirken, oder über unabhängige Gate-Elektroden. Ein Multigate-Bauelement mit unabhängigen Gate-Elektroden wird auch als Multi-Independent-Gate-Feldeffekttransistor ( MIGFET ) bezeichnet. Die am weitesten verbreiteten Multigate-Bauelemente sind der FinFET (Fin-Feldeffekttransistor) und der GAAFET (Gate-All-Around-Feldeffekttransistor), beides nicht-planare Transistoren bzw. 3D-Transistoren .

Multigate- Transistoren sind eine von mehreren Strategien, die von MOS- Halbleiterherstellern entwickelt werden , um immer kleinere Mikroprozessoren und Speicherzellen zu realisieren . Umgangssprachlich spricht man von einer Erweiterung des Mooreschen Gesetzes (in seiner spezifischen, auf die Dichteskalierung bezogenen Version, ohne die historisch bedingte, unzulässige Vermischung mit der Dennard-Skalierung ). ^{[ 1 ]} Entwicklungsarbeiten an Multigate-Transistoren wurden unter anderem vom Electrotechnical Laboratory , Toshiba , Grenoble INP , Hitachi , IBM , TSMC , UC Berkeley , Infineon Technologies , Intel , AMD , Samsung Electronics , KAIST und Freescale Semiconductor berichtet. Die ITRS sagte korrekt voraus, dass solche Bauelemente die Grundlage für Technologien unter 32 nm bilden werden . ^{[ 2 ]} Die größte Hürde für eine breite Anwendung ist die Herstellbarkeit, da sowohl planare als auch nicht-planare Designs erhebliche Herausforderungen darstellen, insbesondere hinsichtlich Lithografie und Strukturierung. Weitere komplementäre Strategien zur Geräteverkleinerung umfassen Kanalverspannungstechnik , auf Silizium-auf-Isolator basierende Technologien und High-κ /Metall-Gate-Materialien.

Doppelgate-MOSFETs werden häufig in Hochfrequenzmischern (VHF) und in empfindlichen VHF-Vorverstärkern eingesetzt. Sie sind von Herstellern wie Motorola , NXP Semiconductors und Hitachi erhältlich . ^{[ 3 ] [ 4 ] [ 5 ]}

In der Fachliteratur finden sich Dutzende Varianten von Multigate-Transistoren. Im Allgemeinen lassen sich diese Varianten anhand ihrer Architektur (planare vs. nicht-planare Bauweise) und der Anzahl der Kanäle/Gates (2, 3 oder 4) unterscheiden und klassifizieren.

Ein planarer Doppelgate-MOSFET (DGMOS) nutzt konventionelle planare (schichtweise) Fertigungsprozesse zur Herstellung von Doppelgate- MOSFETs (Metall-Oxid-Halbleiter-Feldeffekttransistoren) und vermeidet so die strengeren lithografischen Anforderungen, die mit nicht-planaren, vertikalen Transistorstrukturen verbunden sind. Bei planaren Doppelgate-Transistoren ist der Drain-Source-Kanal zwischen zwei unabhängig voneinander gefertigten Gate/Gate-Oxid-Schichten eingebettet. Die größte Herausforderung bei der Herstellung solcher Strukturen besteht darin, eine zufriedenstellende Selbstausrichtung zwischen dem oberen und dem unteren Gate zu erreichen. ^{[ 6 ]}

FlexFET ist ein planarer, unabhängig doppelgate-gesteuerter Transistor mit einem Damaszener -Metall-MOSFET als Top-Gate und einem implantierten JFET als Bottom-Gate, die in einem Gate-Graben selbstjustierend angeordnet sind. Dieses Bauelement ist aufgrund seiner sublithografischen Kanallänge, der nicht implantierten, extrem flachen Source- und Drain-Erweiterungen, der nicht epitrahierten, erhöhten Source- und Drain-Bereiche sowie des Gate-Last-Flows hochgradig skalierbar. FlexFET ist ein echter Doppelgate-Transistor, da (1) sowohl das Top- als auch das Bottom-Gate den Transistorbetrieb ermöglichen und (2) die Gate-Funktionsweise so gekoppelt ist, dass die Funktion des Top-Gates die des Bottom-Gates beeinflusst und umgekehrt. ^{[ 7 ]} FlexFET wurde von American Semiconductor, Inc. entwickelt und wird von diesem Unternehmen hergestellt.

Der FinFET (Fin-Feldeffekttransistor) ist ein nicht-planarer Transistor bzw. ein „3D“-Transistor (nicht zu verwechseln mit 3D-Mikrochips ). ^{[ 8 ]} Der FinFET ist eine Variante des herkömmlichen MOSFET und zeichnet sich durch einen dünnen Silizium-„Fin“-Inversionskanal auf dem Substrat aus. Dieser Kanal ermöglicht es dem Gate, zwei Kontaktpunkte herzustellen: die linke und die rechte Seite des Fins. Die Dicke des Fins (gemessen in Richtung Source-Drain) bestimmt die effektive Kanallänge des Bauelements. Die umlaufende Gate-Struktur ermöglicht eine bessere elektrische Kontrolle des Kanals und trägt somit zur Reduzierung des Leckstroms und zur Überwindung anderer Kurzkanaleffekte bei .

Der erste FinFET-Transistortyp wurde als Depleted Lean-Channel Transistor oder „DELTA“-Transistor bezeichnet und 1989 von Digh Hisamoto, Toru Kaga, Yoshifumi Kawamoto und Eiji Takeda vom Hitachi Central Research Laboratory erstmals hergestellt . ^{[ 9 ] [ 10 ] [ 11 ]} Ende der 1990er-Jahre begann Digh Hisamoto die Zusammenarbeit mit einem internationalen Forscherteam zur Weiterentwicklung der DELTA-Technologie. Zu diesem Team gehörten unter anderem Chenming Hu von TSMC sowie ein Forschungsteam der UC Berkeley mit Tsu-Jae King Liu , Jeffrey Bokor , Xuejue Huang, Leland Chang, Nick Lindert, S. Ahmed, Cyrus Tabery, Yang-Kyu Choi, Pushkar Ranade, Sriram Balasubramanian, A. Agarwal und M. Ameen. 1998 entwickelte das Team die ersten N-Kanal -FinFETs und fertigte erfolgreich Bauelemente bis hinunter zu einer Strukturgröße von 17 nm . Im darauffolgenden Jahr entwickelten sie die ersten P-Kanal -FinFETs. ^{[ 12 ]} In einer Veröffentlichung vom Dezember 2000 prägten sie den Begriff „FinFET“ (Fin-Feldeffekttransistor). ^{[ 13 ]} 

Im heutigen Sprachgebrauch ist die Definition des Begriffs FinFET weniger präzise. Unter den Mikroprozessorherstellern bezeichnen AMD , IBM und Freescale ihre Doppelgate-Entwicklung als FinFET -Entwicklung ^{[ 14 ]} , während Intel den Begriff bei der Beschreibung seiner eng verwandten Trigate-Architektur vermeidet ^{[ 15 ]} . In der Fachliteratur wird FinFET eher allgemein für jede Fin-basierte Multigate-Transistorarchitektur verwendet, unabhängig von der Anzahl der Gates. Typischerweise enthält ein einzelner FinFET-Transistor mehrere nebeneinander angeordnete Fins, die alle vom selben Gate umschlossen sind und elektrisch als ein einziger Transistor fungieren, um die Treiberstärke und die Leistung zu erhöhen ^{[ 16 ]} . Das Gate kann auch die gesamte(n) Fin(s) abdecken.

Ein 25-nm-Transistor, der mit nur 0,7  Volt betrieben wird, wurde im Dezember 2002 von TSMC (Taiwan Semiconductor Manufacturing Company) vorgestellt. Das „Omega FinFET“-Design ist nach der Ähnlichkeit zwischen dem griechischen Buchstaben Omega (Ω) und der Form benannt, in der das Gate die Source/Drain-Struktur umschließt. Es weist eine Gate-Verzögerung von nur 0,39  Pikosekunden (ps) für den N-Kanal-Transistor und 0,88 ps für den P-Kanal-Transistor auf.

Im Jahr 2004 demonstrierte Samsung Electronics ein „Bulk FinFET“-Design, das die Massenproduktion von FinFET-Bauelementen ermöglichte. Sie stellten einen dynamischen Direktzugriffsspeicher ( DRAM ) vor, der mit einem 90  -nm- Bulk-FinFET-Prozess hergestellt wurde. ^{[ 12 ]} Im Jahr 2006 entwickelte ein Team koreanischer Forscher des Korea Advanced Institute of Science and Technology (KAIST) und des National Nano Fab Center einen 3-nm- Transistor – das weltweit kleinste nanoelektronische Bauelement – ​​basierend auf der FinFET-Technologie. ^{[ 17 ] [ 18 ]} Im Jahr 2011 demonstrierten die Forscher Masoud Rostami und Kartik Mohanram von der Rice University , dass FinFETs zwei elektrisch unabhängige Gates besitzen können, was Schaltungsentwicklern mehr Flexibilität bei der Entwicklung effizienter und energiesparender Gates bietet. ^{[ 19 ]}

Im Jahr 2012 begann Intel, FinFETs für seine zukünftigen kommerziellen Geräte einzusetzen. Durchgesickerte Informationen deuten darauf hin, dass Intels FinFET eine ungewöhnliche Dreiecksform anstelle eines Rechtecks ​​aufweist. Es wird spekuliert, dass dies entweder auf eine höhere strukturelle Festigkeit und zuverlässigere Fertigung eines Dreiecks zurückzuführen sein könnte oder darauf, dass ein dreieckiges Prisma ein höheres Verhältnis von Oberfläche zu Volumen als ein rechteckiges Prisma besitzt, was die Schaltleistung erhöht. ^{[ 20 ]}

Im September 2012 kündigte GlobalFoundries Pläne an, 2014 eine 14-Nanometer-Prozesstechnologie mit FinFET-3D-Transistoren anzubieten. ^{[ 21 ]} Im nächsten Monat kündigte das Konkurrenzunternehmen TSMC an, die Produktion von 16-nm-FinFETs im November 2013 entweder frühzeitig oder auf eigenes Risiko zu starten. ^{[ 22 ]}

Im März 2014 gab TSMC bekannt, dass die Implementierung mehrerer 16-nm -FinFET -Die-on- Wafer- Herstellungsprozesse kurz bevorsteht : ^{[ 23 ]}

• 16 nm FinFET (Q4 2014),
• 16 nm FinFET+ ( ca. Q4 2014),
• 16 nm FinFET "Turbo" (geschätzt in 2015–2016).

AMD brachte im Juni 2016 GPUs auf den Markt, die auf der Polaris-Chiparchitektur basieren und im 14-nm-FinFET-Verfahren gefertigt werden. ^{[ 24 ]} Das Unternehmen hat versucht, ein Design zu entwickeln, das einen „Generationensprung in der Energieeffizienz“ ermöglicht und gleichzeitig stabile Bildwiederholraten für Grafik-, Spiele-, Virtual-Reality- und Multimedia-Anwendungen bietet. ^{[ 25 ]}

In March 2017, Samsung and eSilicon announced the tapeout for production of a 14 nm FinFET ASIC in a 2.5D package.^[26][27]

A tri-gate transistor, also known as a triple-gate transistor, is a type of MOSFET with a gate on three of its sides.^[28] A triple-gate transistor was first demonstrated in 1987, by a Toshiba research team including K. Hieda, Fumio Horiguchi and H. Watanabe. They realized that the fully depleted (FD) body of a narrow bulk Si-based transistor helped improve switching due to a reduced body-bias effect.^[29][30] In 1992, a triple-gate MOSFET was demonstrated by IBM researcher Hon-Sum Wong.^[31]

Intel announced this technology in September 2002.^[32] Intel announced "triple-gate transistors" which maximize "transistor switching performance and decreases power-wasting leakage". A year later, in September 2003, AMD announced that it was working on similar technology at the International Conference on Solid State Devices and Materials.^[33][34] No further announcements of this technology were made until Intel's announcement in May 2011, although it was stated at IDF 2011, that they demonstrated a working SRAM chip based on this technology at IDF 2009.^[35]

On April 23, 2012, Intel released a new line of CPUs, termed Ivy Bridge, which feature tri-gate transistors.^[36][37] Intel has been working on its tri-gate architecture since 2002, but it took until 2011 to work out mass-production issues. The new style of transistor was described on May 4, 2011, in San Francisco.^[38] It was announced that Intel's factories were expected to make upgrades over 2011 and 2012 to be able to manufacture the Ivy Bridge CPUs.^[39] It was announced that the new transistors would also be used in Intel's Atom chips for low-powered devices.^[38]

Intel nutzte die Tri-Gate-Fertigung für die nicht-planare Transistorarchitektur der Ivy Bridge- , Haswell- und Skylake- Prozessoren. Diese Transistoren verwenden ein einzelnes Gate, das auf zwei vertikalen Gates angeordnet ist (ein einzelnes Gate, das drei Seiten des Kanals umschließt). Dadurch wird die Oberfläche für den Elektronentransport im Wesentlichen verdreifacht . Laut Intel reduzieren die Tri-Gate-Transistoren die Leckströme und verbrauchen deutlich weniger Strom als frühere Transistoren. Dies ermöglicht eine bis zu 37 % höhere Geschwindigkeit oder einen Stromverbrauch von unter 50 % im Vergleich zu den zuvor von Intel verwendeten Transistoren. ^{[ 40 ] [ 41 ]}

Intel erklärt: „Die zusätzliche Steuerung ermöglicht es, dass im eingeschalteten Zustand des Transistors so viel Strom wie möglich fließt (für optimale Leistung) und im ausgeschalteten Zustand so wenig wie möglich (um den Stromverbrauch zu minimieren). Außerdem ermöglicht sie dem Transistor ein sehr schnelles Umschalten zwischen den beiden Zuständen (ebenfalls für optimale Leistung).“ ^{[ 42 ]} Intel hat erklärt, dass alle Produkte nach Sandy Bridge auf diesem Design basieren werden.

Der Begriff Tri-Gate wird manchmal allgemein für jeden Multigate-FET mit drei effektiven Gates oder Kanälen verwendet. ^{[ 43 ]}

Gate-All-Around-FETs ( GAAFETs ) sind die Nachfolger der FinFETs, da sie bei Größen unter 7 nm eingesetzt werden können. Sie wurden von IBM verwendet, um die 5-nm -Prozesstechnologie zu demonstrieren.

Der GAAFET, auch bekannt als Surround-Gate-Transistor (SGT) ^{[ 44 ] [ 45 ],} ist konzeptionell dem FinFET ähnlich, mit dem Unterschied, dass das Gate-Material den Kanalbereich allseitig umschließt. Je nach Design können Gate-All-Around-FETs zwei oder vier effektive Gates aufweisen. Gate-All-Around-FETs wurden sowohl theoretisch als auch experimentell erfolgreich charakterisiert ^{[ 46 ] [ 47 ]} . Sie wurden außerdem erfolgreich auf InGaAs-Nanodrähte geätzt , die eine höhere Elektronenmobilität als Silizium aufweisen ^{[ 48 ]} .

Ein Gate-All-Around (GAA)-MOSFET wurde erstmals 1988 von einem Toshiba- Forschungsteam um Fujio Masuoka , Hiroshi Takato und Kazumasa Sunouchi vorgestellt. Sie demonstrierten einen vertikalen Nanodraht-GAAFET, den sie als „Surrounding Gate Transistor“ (SGT) bezeichneten. ^{[ 49 ] [ 50 ] [ 45 ]} Masuoka, bekannt als Erfinder des Flash-Speichers , verließ Toshiba später und gründete 2004 gemeinsam mit der Universität Tohoku Unisantis Electronics, um die Surrounding-Gate-Technologie weiter zu erforschen . ^{[ 51 ]} Im Jahr 2006 entwickelte ein Team koreanischer Forscher des Korea Advanced Institute of Science and Technology (KAIST) und des National Nano Fab Center einen 3-nm- Transistor – das weltweit kleinste nanoelektronische Bauelement – ​​basierend auf der Gate-All-Around (GAA)-FinFET-Technologie. ^{[ 52 ] [ 18 ]} GAAFET-Transistoren können High-k-/Metall-Gate-Materialien verwenden. Es wurden GAAFETs mit bis zu 7 Nanoschichten demonstriert, die eine verbesserte Leistung und/oder eine reduzierte Bauelementgröße ermöglichen. Die Breite der Nanoschichten in GAAFETs ist kontrollierbar, was eine einfachere Anpassung der Bauelementeigenschaften erlaubt. ^{[ 53 ]}

Stand 2020 haben Samsung und Intel Pläne zur Massenproduktion von GAAFET-Transistoren (insbesondere MBCFET-Transistoren) angekündigt, während TSMC bekannt gab, dass sie trotz der Entwicklung von GAAFET-Transistoren durch TSMC weiterhin FinFETs in ihrer 3-nm-Fertigungstechnologie verwenden werden. ^{[ 54 ] [ 55 ]}

Ein Multi-Bridge-Channel-FET (MBCFET) ähnelt einem GAAFET, verwendet jedoch Nanoschichten anstelle von Nanodrähten. ^{[ 56 ]} MBCFET ist eine in den USA eingetragene Wortmarke (Warenzeichen) von Samsung Electronics. ^{[ 57 ]} Samsung plant die Massenproduktion von MBCFET-Transistoren im 3-nm -Verfahren für seine Foundry-Kunden. ^{[ 58 ]} Intel entwickelt außerdem RibbonFET, eine Variante der MBCFET-„Nanoribbon“-Transistoren. ^{[ 59 ] [ 60 ]} Im Gegensatz zu FinFETs lassen sich sowohl die Breite als auch die Anzahl der Schichten variieren, um die Treiberstärke bzw. den Strom, den der Transistor bei einer gegebenen Spannung liefern kann, anzupassen. Die Schichten weisen häufig eine Breite von 8 bis 50 Nanometern auf. Die Breite der Nanoschichten wird als Weff oder effektive Breite bezeichnet. ^{[ 61 ] [ 62 ]}

Planare Transistoren bilden seit Jahrzehnten den Kern integrierter Schaltungen, wobei die Größe der einzelnen Transistoren stetig abgenommen hat. Mit der Verkleinerung der Bauelemente leiden planare Transistoren zunehmend unter dem unerwünschten Kurzkanaleffekt, insbesondere unter Leckströmen im Aus-Zustand, was den Leerlaufverlust des Bauelements erhöht. ^{[ 63 ]}

In einem Multigate-Bauelement ist der Kanal von mehreren Gates auf verschiedenen Oberflächen umgeben. Dies ermöglicht eine bessere elektrische Kontrolle des Kanals und somit eine effektivere Unterdrückung des Leckstroms im Aus-Zustand. Mehrere Gates ermöglichen zudem einen erhöhten Strom im Ein-Zustand, den sogenannten Treiberstrom. Multigate-Transistoren bieten außerdem eine bessere analoge Performance aufgrund einer höheren intrinsischen Verstärkung und einer geringeren Kanallängenmodulation. ^{[ 64 ]} Diese Vorteile führen zu einem geringeren Stromverbrauch und einer verbesserten Bauelementperformance. Nichtplanare Bauelemente sind zudem kompakter als herkömmliche planare Transistoren, was eine höhere Transistordichte und somit kleinere Mikroelektronik ermöglicht.

Zu den größten Herausforderungen bei der Integration nichtplanarer Multigate-Bauelemente in konventionelle Halbleiterfertigungsprozesse gehören:

• Herstellung einer dünnen Silizium-"Finne" mit einer Breite von wenigen zehn Nanometern
• Herstellung von aufeinander abgestimmten Angüssen auf mehreren Seiten der Finne

BSIMCMG106.0.0, ^{[ 65 ],} offiziell veröffentlicht am 1. März 2012 von der UC Berkeley BSIM Group , ist das erste Standardmodell für FinFETs. BSIM-CMG ist in Verilog-A implementiert . Physikalische, auf Oberflächenpotentialen basierende Formulierungen werden sowohl für intrinsische als auch extrinsische Modelle mit endlicher Dotierung hergeleitet. Die Oberflächenpotentiale an Source und Drain werden unter Berücksichtigung von Poly-Depletion und quantenmechanischen Effekten analytisch gelöst. Der Einfluss der endlichen Dotierung wird durch einen Störungsansatz erfasst. Die analytische Lösung des Oberflächenpotentials stimmt gut mit den Ergebnissen der 2D-Bauelementsimulation überein. Ist die Kanaldotierungskonzentration vernachlässigbar gering, kann die Recheneffizienz durch Setzen eines entsprechenden Flags (COREMOD = 1) weiter verbessert werden.

Das gesamte wichtige Verhalten von Multigate-Transistoren (MG-Transistoren) wird durch dieses Modell erfasst. Die Volumeninversion ist in der Lösung der Poisson-Gleichung enthalten , wodurch die nachfolgende I-V-Kennlinie den Volumeninversionseffekt automatisch berücksichtigt. Die Analyse des elektrostatischen Potenzials im Body von MG-MOSFETs lieferte eine Modellgleichung für Kurzkanaleffekte (SCE). Die zusätzliche elektrostatische Steuerung durch die Endgates (Top-/Bottom-Gate) (Triple- oder Quadruple-Gate) wird ebenfalls im Kurzkanalmodell abgebildet.

• Intel-Video erklärt 3D-Chip- („Tri-Gate“)- und Transistordesign, das in der 22-nm-Architektur von Ivy Bridge verwendet wird